학과소식/커뮤니티

department of electronic engineering
sogang university

학과소식

한국반도체학술대회 우수 설계상 및 우수 포스터상 수상
  • 2020.04.08
  • 791

27회 한국 반도체 학술대회 우수 설계상 및 우수 포스터상 수상

    

 


 

 (왼쪽부터) 최우영 교수, 권혁수 전자공학과 박사과정, 강민희 전자공학과 석사과정

 

 

 

최우영 교수 연구팀이 지난 2월 강원도에서 개최된 27회 한국 반도체 학술 대회 (KCS)‘에서 우수 설계상 및 우수 포스터상을 각각 수상하였다. 반도체 분야의 학술대회를 대표하는 본 대회는, 차세대 ICT 융합 주요 기술을 이끌어갈 반도체 기술혁신에 대해 논의하고 나아갈 방향을 함께 모색하기 위해 마련되었다.

 

우수 설계상을 수상한 권혁수 전자공학과 박사과정(지도교수: 최우영)은 나노전기기계소자 (NEM)를 이용하여 CMOS-NEM 재구성 가능 논리 소자/회로의 single tile 동작을 세계 최초로 실험적으로 구현하였다.

 

본 연구를 통해 발표된 CMOS-NEM 재구성 가능 논리 소자/회로는 65 nm 공정 기술을 기반으로 구현되었으며, 신호 변경을 담당하는 NEM 소자는 후공정 배선 부분에 구현되었다. 본 소자/회로는 기존의 CMOS 소자만으로 구성된 회로보다 칩 밀도가 4.6, 동작 주파수가 2.3, 전력 소비가 9.3배 더 낮을 것으로 예상되며 ASIC (Application Specific Integrated Circuit) 수준의 속도와 전력 소모를 보이면서도 마이크로 프로세서 수준의 동작 유연성을 보유한 FPGA (Field-programmable Gate Array)를 구현하는 데 큰 기여를 할 것으로 기대된다.

 

세계 최초로 구현된 본 기술은 단순히 재구성 가능 논리 소자/회로 기술 분야만이 아닌 반도체 기술의 패러다임을 바꿀 수 있는 원천기술의 성격을 갖고 있다. 단기적으로는 초저전력 memory-in-logic, analog computing 분야로 확장이 가능하며 궁극적으로는 초저전력 삼차원 신경모사 반도체 칩의 출현을 가능하게 할 것으로 보인다.

 

   ▶논문제목: Monolithic three-dimensional (M3D) CMOS- Nanoelectromechanical(NEM) Single-tile

                  Reconfigurable Logic (RL)

   ▶저자정보 : 권혁수 박사과정(1저자), 최우영 교수(교신저자)

 

 

같은 대회에서 강민희 전자공학과 석사과정(지도교수: 최우영)Selection line optimization을 통해 나노전기기계소자(NEM)의 stress를 완화시켜 NEM의 신뢰성 향상에 기여한 점을 인정 받아 우수 포스터상을 수상하였다.

 

이번에 발표된 Selection line optimization 구조의 NEM은 유한요소법을 통해 유효성이 검증되었으며, selection line의 감소에 따라 NEManchor 부분에 집중되는 stress가 감소됨을 보여주었다. 또한, selection line을 줄이면서 발생하는 NEM의 풀인 전압 변화도 함께 제시하여 최적화된 selection line 길이를 제시하였다. 본 연구팀에서 제안한 selection line optimizationNEM은 기존 구조 대비 stress를 약 40% 이상 낮출 것으로 예상된다. 이를 통해 제안된 구조가 CMOS-NEM hybrid circuits의 신뢰성을 향상시키는 데 큰 기여를 할 것으로 기대된다.

 

   ▶논문제목: Selection Line Optimization of Nanoelectromechanical (NEM) Memory Switches for

                 Stress Relief

   ▶저자정보: 강민희 석사 과정(1저자), 최우영 교수(교신저자)