서강대학교 전자공학과

강좌제목

Cadence 툴을 사용한 회로 설계 및 레이아웃 실습

구분

DTL구분: 툴교육 ,분야: 회로설계, 수준: 중급, 형태:실습

일자

2023-9-16, 23(토) 9~18시

신청기간

2023-9-13(수) 14시까지

강의장소

서강대학교 D405

수강대상

학부3, 4학년

강의형태

대면

모집인원

60

신청방법

구글 지원서: https://forms.gle/pxxuTrVx1Y7XsVMQ9

선수과목

및

사전지식

전자회로

준비물

해당사항없음

학습목표

- EDA tool 중 하나인cadence를 사용한 간단한 회로 설계 및 레이아웃 진행을 통하여tool 사용법을 익힌다.

강의개요

-먼저, 설계에 필요한 EDA Tool인 Cadence Virtuoso의 설치 및 환경 설정을 위한 Linux의 기초를 학습합니다. 이후, 실제 산업에서 사용되는 Full Custom 설계의 기초 이론과 설계 흐름에 대한 소개가 이어집니다.

-Cadence Virtuoso의 주요 기능과 단축키를 소개하며, Process corner 시뮬레이션 및 PDK(Process Design Kit)에 대한 설명도 포함됩니다. 그 다음으로는 가장 간단한 형태의 논리 게이트인 inverter의 schematic을 만들고 simulation을 통해 실제로 어떻게 동작하는지 확인합니다.

-마지막으로, Layout을 통해 inverter를 설계하고 DRC(Design Rule Check)와 LVS(Layout vs. Schematic) 검사를 통해 설계의 타당성을 검토합니다. 또한, 2-input NAND 게이트와 2x1 multiplexer와 같은 논리 회로도 실습을 통해 학습합니다.

참고사항

-출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.

-DTL 강좌 해당 여부: DTL강좌

-마일리지 점수 부여 

문의

반도체전공트랙사업단: 02-717-7010, semitrack@sogang.ac.kr