서강대학교 전자공학과

강의 제목

디지털 칩설계 교육 (RTL-to-GDSII Flow)

구분

DTL구분: 툴교육, 분야: 회로설계, 수준: 중급, 형태: 실습

일자

2024-08-19(월)

~ 2024-08-23(금)

10:00~17:00 6시간/일

신청기간

8/5~7(월~수)

강의 장소

D104

수강대상

3~4학년

강의 형태

대면

모집인원

선착순 30명 (오프라인 강의 및 실습환경 제공)

신청 방법

구글 지원서:  https://forms.gle/MueiZH3bkMDYbYP26

선수과목

및

사전지식

-

준비물

-

- 학습목표: Digital 칩설계 툴 사용능력 배양

- 강의개요: Cadence 디지털 칩설계 기초과정으로 회로의 고속화, SoC화에 따른 최신 디지털 칩설계 동향 등의 내용을 공부하고, Logic Gate를 중심으로 기초적인 디지털 회로에 대한 설계 방법과 Synthesis, Layout에 대한 이해, 기초 실습 설계 CAD Tool (Genus, Innovus, Xcelium), DRC/LVS를 통해 디지털 IC 설계 능력을 배양함

- 참고사항

(국내 유일의 Cadence Tool 공급사 나인플러스 강사의 직강으로, 디지털 칩설계에 대해 전문적으로 배울 수 있는 유일한 기회이니 관심있는 학생들은 반드시 수강바랍니다)

-출석 100%, 퀴즈 3/5문제 통과시 수료증이 발급됩니다.

-DTL 강좌 해당 여부: DTL강좌

-마일리지 점수 부여

-신청 이후 출석이 불가할 경우, 강의 이틀 전까지 사업단 메일로 학번, 메일, 신청 취소 사유 발송

문의

반도체전공트랙사업단: 02-717-7010, semitrack@sogang.ac.kr